Realização de sistema sem fio usando driver de amplificador de potência RF

Atualmente, 8Vpp e drivers de modulação de largura de pulso RF de alta tensão / alta potência podem ser realizados com base na tecnologia CMOS de 1.2 V 65nm. Dentro da faixa de frequência operacional de 0.9 a 3.6 GHz, o chip pode fornecer uma oscilação de saída máxima de 8.04 Vpp para uma carga de 50Ω a uma tensão de operação de 9 V. Isso permite que os drivers CMOS conectem e acionem transistores de potência como LDMOS e GaN diretamente. A resistência máxima deste driver é 4.6Ω. A faixa de controle do ciclo de trabalho medida em 2.4 GHz é de 30.7% a 71.5%. Ao usar um novo dispositivo MOS de extensão de drenagem de camada fina de óxido, o driver pode alcançar uma operação confiável de alta tensão e este novo dispositivo não requer custos adicionais quando implementado pela tecnologia CMOS.

Rádios de comunicação de mão sem fio modernos (incluindo amplificadores de potência (PA) de radiofrequência (RF)) são todos implementados em CMOS submicrônicos profundos. Porém, em sistemas de infraestrutura sem fio, devido à necessidade de maiores níveis de potência de saída, é necessário obter RF PA por meio de LDMOS de silício ou tecnologias híbridas (como GaA e GaN mais avançado). Para a próxima geração de sistemas de infraestrutura reconfiguráveis Em outras palavras, o modo de alternância PA (SMPA) parece fornecer a flexibilidade necessária e o alto desempenho para transmissores multibanda multibanda. No entanto, para conectar os transistores de alta potência usados no SMPA da estação base a todos os módulos CMOS digitais do transmissor, é necessário um driver CMOS RF de banda larga capaz de gerar uma oscilação de alta tensão (HV). Isso não só pode alcançar um melhor desempenho do transistor de alta potência, mas também pode usar diretamente o processamento de sinal digital para controlar a forma de onda de pulso de entrada SMPA necessária, melhorando assim o desempenho geral do sistema.

Desafio de design

A capacitância de entrada do LDMOS ou GaN SMPA é geralmente de vários picofarads e deve ser acionada por um sinal de pulso com uma amplitude superior a 5 Vpp. Portanto, o driver SMPA CMOS deve fornecer alta tensão e potência de RF de nível watt. Infelizmente, CMOS submícron profundos representam muitos desafios para a realização de amplificadores e drivers de alta e alta tensão, especialmente a tensão operacional máxima extremamente baixa (ou seja, baixa tensão de ruptura causada por problemas de confiabilidade) e passivos passivos com grandes perdas. Dispositivos (por exemplo, para transformação de impedância).

Soluções existentes

Não existem muitos métodos para implementar circuitos de alta tensão. Soluções técnicas (como óxido de porta múltipla) que podem realizar transistores de tolerância de alta tensão podem ser usadas, mas o custo é que o processo de produção é caro, e máscaras adicionais e etapas de processamento devem ser adicionadas ao processo CMOS de linha de base, então isso solução não é ideal. Além disso, para aumentar de forma confiável a tolerância de alta tensão, um esquema de circuito usando apenas transistores de linha de base padrão (usando dispositivos de óxido fino / grosso) pode ser usado. No segundo método, o empilhamento de dispositivos ou cátodos em série são os exemplos mais comuns. No entanto, a complexidade e o desempenho da RF têm grandes limitações, especialmente quando o número de dispositivos catódicos conectados em série (ou empilhados) aumenta para 2 ou mais. Outra maneira de implementar circuitos de alta tensão é usar transistores de efeito de campo estendido de dreno (EDMOS) na tecnologia CMOS de base, conforme descrito neste artigo.

Nova solução

O dispositivo de extensão de dreno é baseado em tecnologia de fiação inteligente, que se beneficia da realização de dimensões muito finas nas regiões ATIVA (silício), STI (óxido) e GATE (polissilício), e o uso de linhas de base sem custos adicionais Submícron profundo A tecnologia CMOS realiza dois transistores de tolerância de alta tensão, PMOS e NMOS. Embora o desempenho de RF desses dispositivos EDMOS seja realmente inferior em comparação com transistores padrão que usam este processo, eles ainda podem ser usados em todo o circuito de alta tensão devido à eliminação de mecanismos de perda importantes associados a outros circuitos HV equivalentes (como catodos em série ) Para obter um desempenho geral superior.

Portanto, a topologia do driver CMOS de alta voltagem descrita neste artigo usa dispositivos EDMOS para evitar o empilhamento de dispositivos. O driver RF CMOS adota dispositivos EDMOS de camada fina de óxido e é fabricado por meio de um processo CMOS de linha de base de baixa potência de 65nm em espera, sem a necessidade de etapas ou processos de máscara adicionais. Para PMOS e NMOS, o fT medido nesses dispositivos excede 30 GHz e 50 GHz, respectivamente, e sua tensão de ruptura é limitada a 12 V. Os drivers CMOS de alta velocidade atingiram sem precedentes uma oscilação de saída de 8 Vpp até 3.6 GHz. Esse SMPA baseado em gap de banda larga fornece direção.

A Figura 1 é um diagrama esquemático da estrutura do driver aqui descrito. O estágio de saída inclui um inversor baseado em EDMOS. Os dispositivos EDMOS podem ser acionados diretamente por transistores padrão de alta velocidade e baixa tensão, o que simplifica a integração do estágio de saída e outros circuitos CMOS digitais e analógicos em um único chip. Cada transistor EDMOS é acionado por um buffer cônico (buffer A e B na Figura 1) implementado por 3 estágios do inversor CMOS. Os dois buffers têm níveis DC diferentes para garantir que cada inversor CMOS possa operar de forma estável a uma tensão de 1.2 V (limitado pela tecnologia, ou seja, VDD1-VSS1 = VDD0-VSS0 = 1.2 V). Para usar tensões de alimentação diferentes e permitir a mesma operação CA, os dois buffers têm exatamente a mesma estrutura e são integrados em uma camada Deep N-Well (DNW) separada. A oscilação de saída do driver é determinada por VDD1-VSS0, e qualquer valor que não exceda a tensão de ruptura máxima do dispositivo EDMOS pode ser selecionado à vontade, enquanto a operação do driver interno permanece inalterada. O circuito de mudança de nível DC pode separar o sinal de entrada de cada buffer.

Figura 1. Diagrama esquemático do circuito de transmissão RF CMOS e formas de onda de tensão correspondentes.

Outra função do driver CMOS é controlar a largura de pulso da onda quadrada de saída, que é realizada por modulação de largura de pulso (PWM) por meio de tecnologia de polarização de porta variável. O controle PWM ajuda a obter funções de ajuste e ajuste, melhorando assim o desempenho de dispositivos SMPA avançados. O nível de polarização do primeiro inversor (M3) dos buffers A e B pode mover para cima / para baixo o sinal de entrada sinusoidal de RF com referência ao limite de comutação do próprio inversor. A mudança da tensão de polarização mudará a largura do pulso de saída do inversor M3. Em seguida, o sinal PWM será transmitido através dos outros dois inversores M2 e M1 e combinado no estágio de saída (EDMOS) do driver de RF.